"); //-->
74LS引脚图
8D锁存器74LS373
G为数据打入端:当G为“1”时, 锁存器输出状态(1Q~8Q)同输入状态(1D~8D);当G由“1”变“0”时,数据打入锁存器中。
74LS373逻辑图
74LS真值表
*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。
1655882624 阅读:4550
1655865044 阅读:4659
1655865044 阅读:4737
1667877110 阅读:4878