74LS引脚图
8D锁存器74LS373
G为数据打入端：当G为“1”时， 锁存器输出状态(1Q～8Q)同输入状态(1D～8D)；当G由“1”变“0”时，数据打入锁存器中。
74LS373逻辑图
74LS真值表
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
1432534735 阅读：3586
1744855079 阅读：8131
1721030087 阅读：8797
1645687175 阅读：9385
发布文章
